



**Capacitação Profissional
em Microeletrônica**

PADIS

Programa de Apoio ao
Desenvolvimento Tecnológico
da Indústria de Semicondutores

O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores (PADIS)

***LUIZ KAYO SOUZA SOARES
DIEGO DUARTE DE LIMA
JOSÉ DE ALENCAR DE SOUSA JÚNIOR***

PRÁTICA 7 - MICROWIND/DSCH - PMOS

FORTALEZA - CE

21 / 07 / 2025

Executores:



Patrocinador:

Multi



1 – Introdução

Os transistores MOS (Metal-Oxide-Semiconductor), especialmente os tipos pMOS e nMOS, são os blocos fundamentais da lógica digital moderna. Esses dispositivos funcionam como chaves eletrônicas controladas por tensão, desempenhando papel central em circuitos integrados como inversores, portas lógicas e memórias. Em particular, o transistor pMOS conduz quando a tensão no gate está baixa (0) e entra em corte quando a tensão está alta (1), comportamento complementar ao do nMOS. A combinação desses dispositivos em arranjos série e paralelo permite implementar funções lógicas complexas com eficiência elétrica e estrutural, refletindo os princípios da lógica CMOS.

A crescente miniaturização dos circuitos levou ao surgimento de desafios de fabricação, exigindo novas abordagens tecnológicas e ferramentas de apoio ao projeto e à validação. Segundo as aulas do curso PADIS (2025) e Weste & Harris (2010), entender a operação interna dos transistores e o impacto de sua geometria (largura e comprimento do canal) é essencial para garantir desempenho, confiabilidade e fabricabilidade dos chips. Além disso, técnicas modernas de projeto como Design for Manufacturability (DFM), regras avançadas de layout e tecnologias como FinFET e Trigate surgiram para superar os limites do CMOS planar tradicional.

Neste contexto, utilizamos os softwares DSCH e Microwind para integrar teoria e prática no projeto de dispositivos CMOS. O DSCH permite a simulação lógica e esquemática de circuitos digitais, facilitando a observação do comportamento lógico dos transistores em diferentes configurações. Já o Microwind é voltado ao desenho físico (layout) dos circuitos, permitindo também a simulação elétrica e a verificação de regras de projeto (DRC). Essa combinação de ferramentas proporciona uma abordagem completa, desde a concepção funcional até a validação física, aproximando o estudante da realidade do fluxo de fabricação de circuitos integrados.

Nesta prática, construímos e simulamos um transistor pMOS isolado, bem como suas combinações em série e paralelo, tanto no nível lógico quanto físico. As simulações permitiram observar a condução e o corte dos canais sob diferentes condições lógicas, além de explorar como o empilhamento dos transistores se relaciona com o comportamento de portas lógicas AND e OR. Por fim, os layouts desenvolvidos no Microwind foram validados quanto às regras de fabricação.



e utilizados para obter curvas elétricas como $I_D \times V_{GS}$, relacionando parâmetros geométricos ao desempenho do transistor.

1.1 - Fundamentação Teórica: Melhorias no Processo CMOS

O transistor CMOS planar tradicional atingiu seus limites em processos de fabricação avançados, como os inferiores a 28 nm, devido a problemas críticos que comprometem seu desempenho. Entre essas limitações estão a fuga de corrente (leakage), o efeito de canal curto e a perda de controle eletrostático do gate sobre o canal, dificultando a operação eficiente do dispositivo. Essa saturação tecnológica motivou o desenvolvimento de novas arquiteturas tridimensionais (3D) para dar continuidade à escalabilidade.

Para superar essas deficiências, a indústria adotou arquiteturas 3D como o FinFET, onde o canal é construído em uma estrutura vertical em forma de "barbatana" (fin) e o gate o envolve por três lados. Essa abordagem melhora o controle eletrostático, resultando em menor corrente de fuga, melhor relação entre corrente de condução e vazamento, e maior densidade de componentes. A Intel foi pioneira na comercialização desta tecnologia sob o nome TriGate a partir do nó de 22 nm, permitindo a continuidade da Lei de Moore. Alternativas futuras, como os Transistores de Nanotubo de Carbono (CNTFETs), são pesquisadas, mas enfrentam desafios de fabricação em larga escala.

Garantir a fabricabilidade em nós avançados requer um conjunto de práticas conhecido como Design for Manufacturability (DFM), que prepara o layout para a produção por meio de regras de controle de densidade e uso de preenchimento metálico (metal fill). Uma vez finalizado, o projeto é enviado para a fábrica no processo de tapeout, geralmente no formato GDS II. Empresas fabless, como AMD e Nvidia, contratam fundições especializadas para a fabricação dos wafers. Por fim, os chips funcionais são testados, cortados e protegidos através do encapsulamento (packaging), que fornece as conexões elétricas externas ao componente final.



2-Objetivos

O objetivo principal desta atividade prática é desenvolver as habilidades de projeto e simulação de dispositivos PMOS com o auxílio dos softwares DSCH e Microwind. Busca-se, com isso, capacitar o aluno a aplicar os conhecimentos teóricos em um ambiente prático, aprimorando suas competências na área de microeletrônica.

Para alcançar este propósito geral, foram definidos os seguintes objetivos específicos:

- Representar o funcionamento de um transistor PMOS isolado, bem como de seus arranjos em série e paralelo, como chaves lógicas fundamentais.
- Construir o layout físico dos dispositivos mencionados (PMOS isolado, série e paralelo) utilizando o software Microwind e suas camadas de projeto adequadas (p-diff, polissilício, metal, etc.).
- Realizar simulações elétricas para analisar o comportamento dos transistores, extraindo curvas características como a corrente de dreno em função da tensão de porta $I_D \times V_{GS}$
- Avaliar o impacto de variações nas dimensões geométricas do transistor, especificamente a largura (W) e o comprimento (L) do canal, sobre seu desempenho elétrico.

3-Materiais e Equipamentos Utilizados

Computador com sistema operacional Windows, software de simulação Microwind (versão 3.1.7), recursos do Microwind: P+ Diffusion, Polysilicon, Nwell, Metal 1, Contact P+ Diffusion, Vdd Supply, ground e clock, software de simulação DSCH (versão 3.5.11), recursos do DSCH: P-mos, button, light, supply e ground

4-Resultados e Discussões

4.1-Esquemático (DSCH)

Durante a etapa de simulação lógica, utilizamos o software DSCH para representar circuitos com transistores pMOS. Foram realizados três experimentos distintos:




a) pMOS isolado

O transistor pMOS foi conectado com o source em V_{DD} , drain à saída e o gate a uma entrada lógica. Foram simuladas duas condições:


- Entrada $A = 0$: o pMOS conduz, permitindo a passagem de corrente, e a saída vai a nível alto.
- Entrada $A = 1$: o pMOS é cortado, impedindo a condução, e a saída permanece em nível baixo.

Figura 1: Pmos em estado lógico 0.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.


Figura 2: Diagrama de Pmos em estado lógico 0.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.




Figura 3: Pmos em estado lógico 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 4: Diagrama de Pmos em estado lógico 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.


b) Dois pMOS em série

Dois transistores pMOS foram conectados em série (source-drain), com os gates ligados separadamente às entradas A e B. A simulação demonstrou que:

- **Somente quando $A = 0$ e $B = 0$** , ambos os transistores conduzem e a saída atinge nível alto.
- Qualquer outro valor impede a condução total do circuito.




Figura 5: Pmos em série em estados lógicos 0 e 0.




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 5: Pmos em série em estados lógicos 0 e 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.


Figura 6: Pmos em série em estados lógicos 1 e 0.





Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 7: Pmos em série em estados lógicos 1 e 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.


Figura 8: Tabela-verdade dos Pmos em série.

Dois pMOS em série

A	B	Saída
0	0	1
0	1	0
1	0	0
1	1	0


Fonte: Elaboração própria.

Figura 9: Diagrama de Pmos em série nos 4 estados lógicos.




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 10: Pmos em paralelo em estados lógicos 0 e 0.




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 11: Pmos em paralelo em estados lógicos 0 e 1.




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 12: Pmos em paralelo em estados lógicos 1 e 0.




Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 13: Pmos em paralelo em estados lógicos 1 e 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.

Figura 14: Diagrama de Pmos em paralelo nos 4 estados lógicos.



Fonte: Elaboração própria com base em projeto desenvolvido no software DSCH.



Figura 15: Tabela-verdade dos Pmos em paralelo.

Dois pMOS em paralelo

A	B	Saída
0	0	1
0	1	1
1	0	1
1	1	0

Fonte: Elaboração própria.


4.2-Layout (Microwind)

A construção do layout físico foi realizada no **Microwind**, respeitando as regras de projeto λ para espaçamento e largura mínima. Os seguintes elementos foram utilizados:

- **p-diff**: define a área de difusão tipo p do canal condutor do pMOS.
- **Polissilício**: forma o gate que cruza a região p-diff.
- **Metal 1**: conecta terminais e regiões do circuito.
- **Contatos**: permitem conexão entre metal e difusão.
- **Vias**: interligam diferentes camadas de metal.

a) Layout do pMOS isolado


Figura 16: P-DIFF.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.




Figura 17: POLYSILÍCIO.




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

Figura 18: N-WELL.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.


Figura 19: P-CONTATOS.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.




Figura 20: METAL 1.




Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

Figura 21: CONTATO METAL/POLY.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.


Figura 22: COMPLEMENTO DE METAL 1.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.



Figura 23: Demonstração da saída.



Fonte: Elaboração própria com base em projeto desenvolvido no software Microwind.

5-Conclusões

A prática experimental permitiu explorar, por meio de simulação lógica e física, o funcionamento do transistor pMOS em diferentes configurações, consolidando conhecimentos fundamentais sobre eletrônica digital e projeto de circuitos integrados.

Na simulação lógica com DSCH, observou-se que o transistor pMOS conduz corrente quando a tensão no gate é baixa (nível lógico 0), caracterizando um canal ativo entre source e drain. Quando o gate está em nível lógico alto (1), o canal é cortado, interrompendo a condução. Este comportamento é intrínseco à tecnologia de canal p e está diretamente relacionado à polarização das junções fonte-substrato e dreno-substrato [Weste e Harris, 2011].

A conexão de dois transistores pMOS em série demonstrou que a corrente só flui da fonte para a saída quando ambos os transistores estão conduzindo simultaneamente, ou seja, quando $A = 0$ e $B = 0$. Tal configuração equivale logicamente a uma operação NOR invertida, comum em redes pull-up de portas CMOS.

Por outro lado, a configuração em paralelo mostrou que a condução ocorre quando ao menos um transistor estiver ativado ($A = 0$ ou $B = 0$), representando uma estrutura similar à implementação de uma porta NAND invertida no estágio pull-up de uma célula lógica.

A simulação física no Microwind reforçou esses comportamentos. A construção do layout seguiu as regras de projeto baseadas no modelo λ , garantindo o funcionamento correto das estruturas. O uso adequado de camadas (p-diff, polissilício, metal 1 e vias) permitiu a criação de transistores pMOS funcionais e arranjos em série/paralelo com conformidade no DRC e validação por extração de netlist e simulação elétrica.

Do ponto de vista teórico, os resultados estão em consonância com a literatura em projeto VLSI, especialmente quanto ao uso de transistores pMOS em redes pull-up e nMOS em redes pull-down, constituindo a base das portas lógicas CMOS [Rabaey et al., 2003]. O domínio dessas estruturas é essencial para o desenvolvimento de circuitos digitais eficientes, confiáveis e de baixo consumo de energia.

Portanto, a prática contribuiu significativamente para a compreensão do comportamento elétrico e lógico dos transistores pMOS, além de reforçar a importância do projeto físico e da simulação no desenvolvimento de sistemas integrados digitais.



6-Referências Bibliográficas

- [1] PADIS (2025). Fabricação e Layout CMOS (Unidade 02 | Capítulo 03). Disponível em:
<https://homero.app.br/capacita/%C3%A7%C3%A3o-em-microeletr%C3%B4nica-unidade-2/f38fd362-3e16-41a0-8bf4-10e8b11fa122/linear-content>
- [2] WESTE, Neil H. E.; HARRIS, David Money. CMOS VLSI Design: A Circuits and Systems Perspective. 4th ed. Pearson, 2010.
- [3] RABAEY, J. M.; CHANDRAKASAN, A.; NIKOLIC, B. Digital Integrated Circuits: A Design Perspective. 2. ed. Upper Saddle River: Prentice Hall, 2003.
- [4] WESTE, N. H. E.; HARRIS, D. M. CMOS VLSI Design: A Circuits and Systems Perspective. 4. ed. Boston: Addison-Wesley, 2011.